PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-307787

(43) Date of publication of application: 17.11.1998

(51)Int.CI.

G06F 13/28

GO6F 13/38

G06F 13/38

(21)Application number: 09-119670

(71)Applicant: NEC CORP

(22)Date of filing:

09.05.1997


(72)Inventor: FUKUNAGA MASAYUKI

(54) BUFFER MEMORY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a buffer memory device capable of obtaining performance equivalent to a case using an expensive dual port memory by comparatively inexpensive memory constitution and eliminating the necessity of complicated control.

SOLUTION: A single port memory is divided into memory banks 104, 106. Each of direct memory access(DMA) controllers 102, 103 executes low speed data transfer or high speed data transfer (writing or reading) processing. An access timing generation circuit 101 generates time divided and opposed access timing for writing or reading and outputs the timing to the controllers 102, 103. When both the controllers 102, 103 access the same memory bank, a competition control circuit 105 sends a wait signal to the controller 102.



LEGAL STATUS

[Date of request for examination]

09.05.1997

[Date of sending the examiner's decision of

24.09.2003

rejection

Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

BEST AVAILABLE COPY

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開發号

特開平10-307787

(43)公開日 平成10年(1998)11月17日

(51) Int.CL ⁶		鐵別配号	ΡI		
G06F	13/28	310	G06F	13/28	310J
	13/38	310		13/38	310H
		3 4 0			3 4 0 B


(21)出顯番号	特顧平9−119670	(71)出廢人 000004237 日本電気株式会社
(22)出版日	平成9年(1997)5月9日	京京都港区芝五丁目7卷1号 (72)発明者 福永 雅行 京京都港区芝五丁目7番1号 日本電気株
		式会社内 (74)代理人 弁理士 渡辺 喜平
		(H)(G)(A) HELL BEZ ET
	•	

(54)【発明の名称】 バッファメモリ鉄圏

(57)【要約】

【課題】 比較的廉価なメモリで構成し、かつ、高価なデュアルボートメモリを使用する場合と同等なパフォーマンスを得るとともに、複雑な制御を不要にする。

【解決手段】 シングルボートメモリがメモリバンク104、106に区分される。DMAコントローラ102、103が低速データ転送又は高速データ転送(書き込み又は読み出し)処理を行う。この場合の書き込み又は読み出すための時分割かつ相反するアクセスタイミングをアクセスタイミング生成回路101が生成してDMAコントローラ102、103が同一の前記メモリバンクにアクセスしている場合に競合制御回路105がウェイト信号をDMAコントローラ102、103に送出する。



(2)

【特許請求の範囲】

【請求項 1 】 データ入出力におけるデータ転送退度が 異なる際の速度差を吸収するバッファメモリ装置におい

二つのメモリバンクに区分されるメモリと、

低速又は高速のデータ転送を行う第1DMAコントロー

前記第1DMAコントローラと反対の低速又は高速のデ ータ転送を行う第2DMAコントローラと、

かつ相反して転送するためのアクセスタイミング信号を 生成して出力するアクセスタイミング生成手段と、

前記第1及び第2DMAコントローラが同一の前記メモ リバンクにアクセスする競合状態の場合にウェイト信号 を前記第1DMAコントローラに送出する競台処理手段

を備えることを特徴とするバッファメモリ装置。

【請求項2】 データ転送のインタフェース処理である 処理済ブロック番号を再登録し、かつ、フリーブロック 香号を読み出すためのフリーブロックキューFIFOメ 20 時間を時分割する方法。 モリと、

データ転送のインタフェース処理である書き込みブロッ ク番号を登録し、かつ、読み出しブロック番号を検出す るための有効ブロックキュード!FOメモリとを備える ことを特徴とする請求項1記載のバッファメモリ装置。 【請求項3】 前記第1及び第2DMAコントローラの 一方又は両方がn個のDMAコントローラで構成される とともに、このn個のDMAコントローラからのDMA 転送を調停し、この調停結果を前記n個中のDMAコン とする請求項1記載のバッファメモリ装置。

【請求項4】 前記翰台処理手段として、DMAコント ローラからのアドレスが入力され、かつ、アクセスタイ ミング信号が、そのまま又はインバータを通じて反転し て入力される二つのフリップフロップ回路と、

前記フリップフロップ回路の出力を比較したウェイト信 号を一方のDMAコントローラに送出する比較器と、

を備えることを特徴とする請求項!記載のバッファメモ リ装置。

【請求項5】 前記メモリがシングルボートメモリであ 40 るととを特徴とする請求項1記載のバッファメモリ装 置.

【請求項6】 前記メモリを区分した二つのメモリバン クの一方が偶数のブロック番号の固定長ブロックに区分 され、かつ、他方が奇数のブロック番号の固定長ブロッ クに区分されることを特徴とする請求項1記載のバッフ ァメモリ接置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、データ処理装置間 50 同様に有効プロックキューFIFOメモリ6が高速デー

のデータ転送速度差を吸収し、特に、二つ以上の直接メ モリアクセスコントローラ(以下、DMACと略称す る) からインタリープでアクセスされるバッファメモリ 装置に関する。

[0002]

【従来の技術】従来、この種のバッファメモリ装置は、 入出力(1/0)インタフェースなどに用いられてデー タ転送速度が異なるデータ処理装置 (入力側装置) 出力 側装置)間などでの転送速度差を吸収する目的で用いる 前記第1及び第2DMAコントローラがデータを時分割 10 れている。すなわち、低速データ転送側(又は高速デー タ転送側) からDMA転送されたデータをDMAコント ローラを通じてメモリに書き込み、かつ、他のDMAコ ントローラを通じて高速で読み出して高速データ転送側 (又は低速データ転送側) に転送する目的で用いられて いる。

> 【0003】とのようなバッファメモリのアクセス方法 として、次の三つの代表的な従来例が知られている。

> (1)シングルボートメモリで構成する一つのメモリバ ンクに対して、複数のDMAコントローラからアクセス

> (2) メモリバンクとしてデュアルボートメモリを使用 する方法。

> (3)シングルポートメモリで構成する一つのメモリバ ンクに対して、複数のDMAコントローラからのメモリ アクセス信号に基づいて競合制御を行ろメモリアクセス **競合制御回路及びDMAコントローラメモリ間のバスラ** インを分離するゲート回路を用いる方法。

【0004】通常、メモリアクセスを行うバスマスタ は、メモリアクセス信号の出力前にアドレス信号を出力 トローラに送出する調停処理手段とを備えることを特徴 30 し、かつ、メモリアクセス信号の終了後のしばらくの間 はアドレス信号を保持している。

> 【0005】図5は前記の(1)のメモリバンクに複数 のDMAコントローラ(DMAC)からアクセス時間を 時分割処理する際の構成を示すプロック図であり、図6 はこの時分割処理におけるアクセスタイミング図であ る。 図5 及び図6の例は、前記の(1)の場合のよう に、シングルポートメモリ1にDMAコントローラ2。 3からアクセス時間をアクセスタイミング生成回路4か ろのタイミングで時分割処理している。

【りり06】また、この例ではメモリアクセス信号に先 立って各メモリアクセスが有効となる。したがって、こ のアクセス終了後もしばらくの間は、そのアクセス権を 有している。このため、いずれのバスマスタ(DMAコ ントローラ2、3) からもシングルポートメモリ1に対 して、実際にはアクセスしていない無効なタイミングが 発生する。ことで、フリーブロックキュード!FOメモ リ5は低速側のインタフェースを処理する。 すなわち、 先入れ先出し方式による処理を行い。 処理済ブロック香 号を再登録し、かつ、フリーブロック番号を読み出す。

タ転送側のインタフェースとなり、書き込みブロック香 号を登録し、かつ、読み出しブロック番号を検出する。 【0007】図7は前記の(2)メモリバンクとしてデ ュアルボートメモリを使用する際の構成を示すプロック 図であり、図8はこの構成のアクセスタイミング図であ る。 図7及び図8の例は、前記の(2)の場合のよう に、メモリにデュアルポートメモリ10を使用する処理 では、二つのバスマスタ(DMAコントローラ11, 1 2) からの信号に対して影響を受けないデュアルポート メモリ10を使用している。このため、アクセスタイミ 19 する。 ングでの無効なタイミングが無く、理想的なアクセスタ イミングを確立できるようになる。

3

【0008】図9は前記の(3) 競合制御回路及びDM Aコントローラメモリ間のバスラインを分離するゲート 回路を用いる際の構成を示すプロック図であり、図10 はこのアクセスタイミング図である。図9及び図10の 例は、前記の(3)の場合のように、シングルポートメ モリ20を用い、かつ、メモリアクセス競合制御回路2 1. 及び、DMAコントローラ22、23とシングルポ 路24, 25, 26, 27を用いる構成となっている。 そして、バスマスタ(DMAコントローラ22、23) から出力されるメモリアクセス信号に基づいて、メモリ アクセス競合副御回路21によって、バスマスタからの 信号がアドレスバス、データバス上で衝突しないように ゲート回路24~27を制御している。

【0009】この処理では一方のバスマスタのみがアク セスを行う場合、前記の(2)のデュアルボートメモリ を使用する処理とほぼ同等のタイミングでのアクセスが セスが競合しないように出来ない。このためアドレスバ スーデータバス上での信号が衝突しないように制御を行 う複雑な機成の調停回路及びゲート回路が必要になる。 [0010]

【発明が解決しようとする課題】このように上記従来例 のバッファメモリでは以下の欠点がある。前記の(1) の従来例のようにメモリに複数のDMAコントローラか ちアクセスする時間を時分割する処理では、高速化処理 が出来ない。すなわち、メモリアクセスタイミングにお いて、無駄な処理時間が発生する。

【10011】前記の(2)の従来例のようにデュアルボ ートメモリを使用する処理では、装置のコストが高む。 すなわち、デュアルポートメモリはシングルポートメモ りに比較して、チップ単体のメモリ容量を大きく出来 ず、結果的にコストが増大化する。

【①①12】前記の(3)の従来例のように競合制御回 踏及びDMAコントローラとメモリ間のバスラインを分 離するゲート回路を用いる場合、その副御が複雑であ る。すなわち、複数のバスマスタ (DMAコントロー

れのバスマスタからのアクセスを優先するかを競合制御 回路で調停し、この調停したバスマスタ以外のバスマス タとメモリ間のデータバスを遮断するためのゲート回路 を制御する必要がある。

【①①13】本発明は、このような従来の技術における 課題を解決するものであり、比較的廉価なメモリで構成 できるとともに、高価なデュアルボートメモリを使用す る場合と同等なパフォーマンスが得られ、かつ、複雑な 制御を不要に出来るバッファメモリ装置の提供を目的と

[0014]

【課題を解決するための手段】上記課題を達成するため に、請求項1記載の発明は、データ入出力におけるデー タ転送速度が異なる際の速度差を吸収するバッファメモ リ装置において、二つのメモリバンクに区分されるメモ りと、低速又は高速のデータ転送を行う第1DMAコン トローラと、第1DMAコントローラと反対の低速又は 高速のデータ転送を行う第2DMAコントローラと、第 1及び第2 DMAコントローラがデータを時分割かつ相 ートメモリ20との間のバスラインを分離するゲート回 20 反して転送するためのアクセスタイミング信号を生成し て出力するアクセスタイミング生成手段と、第1及び第 2DMA コントローラが同一のメモリバンクにアクセス する競台状態の場合にウェイト信号を第1 DMAコント ローラに送出する競台処理手段とを備える構成としてあ

【0015】請求項2記載のバッファメモリ装置は、デ ータ転送のインタフェース処理である処理済ブロック香 号を再登録し、かつ、フリーブロック番号を読み出すた めのフリーブロックキューFIFOメモリと、データ転 可能である。しかし、両方のバスマスタ間でメモリアク 30 送のインタフェース処理である書き込みブロック番号を 登録し、かつ、読み出しブロック番号を検出するための 有効ブロックキューFIFOメモリとを備える構成とし てある。

> 【0016】請求項3記載のバッファメモリ装置は、前 記第1及び第2DMAコントローラの一方又は両方がn 個のDMAコントローラで構成されるとともに、とのn 個のDMAコントローラからのDMA転送を調停し、こ の調停結果をn個中のDMAコントローラに送出する調 停処理手段とを備える構成としてある。

【0017】請求項4記載のバッファメモリ装置は、前 記競合処理手段として、DMAコントローラからのアド レスが入力され、かつ、アクセスタイミング信号が、そ のまま又はインバータを通じて反転して入力される二つ のブリップフロップ回路と、ブリップブロップ回路の出 力を比較したウェイト信号を一方のDMAコントローラ に送出する比較器とを備える構成としてある。

【0018】請求項5記載のバッファメモリ装置は、前 記メモリをシングルポートメモリで構成してある。

【0019】請求項6記載のバッファメモリ装置は、前 ラ)からメモリアクセス信号を、鴬時、入力して、いず、50、記メモリを区分した二つのメモリバンクの一方が偶数の (4)

ブロック番号の固定長ブロックに区分され、かつ、他方 が奇数のブロック番号の固定長ブロックに区分される標 成としてある。

【0020】とのような構成の請求項1、2、4、5、 6記載の発明のバッファメモリ装置は、メモリアクセス タイミングにおいて、無駄な処理時間が発生しなくな り、アクセス待ち時間が最小になるため、高速動作が行 われる。また、シングルボートメモリを使用しているた めデュアルボートメモリを使用する場合に比較して、チ 的に価格が低減する。さらに、調停したバスマスタ以外 のバスマスタとメモリ間のデータバスを運断するための ゲート回路を制御する必要が無くなる。すなわち、複雑 な制御が不要になる。

【0021】請求項3記載の発明は、n個のDMAコン トローラで模成されるDMAコントローラからのDMA 転送を調停しているため、n個の低速データ転送側(又 は高速データ転送側)を一つの高速データ転送側(又は 低速データ転送側)の回線に多重化できるようになる。 [0022]

【発明の実施の形態】次に、本発明のバッファメモリ装 置の実施の形態を図面を参照して詳細に説明する。図1 は本発明のバッファメモリ装置の第1実施形態における 模成を示すプロック図である。図1のバッファメモリ装 置は、時分割で一方のDMAコントローラ又は他方のD MAコントローラへのアクセスタイミング(アクセス 権)を生成するアクセスタイミング生成回路101と、 DMA転送によるアクセスを行うDMAコントローラ! 02. 103 (DMAC (A), DMAC (B))とを 有している。

【0023】さらに、このバッファメモリ装置は、シン グルポートメモリで構成され、偶数番号の固定長ブロッ ク(0), 2…n-2)を格納したメモリバンク104及 び奇数番号の固定長ブロック(1,3…n-1)を格納 したメモリバンク106を有し、また、両方のバスマス タが同一バングにアクセスを行うか否かを判定して、同 一パンクにアクセスしている場合にウェイト信号を送出 する競台制御回路105を有している。

【0024】また、低速データ転送側のインタフェース (I/F)であり、先入れ先出し方式の処理によって処 40 **塑箔プロック番号を再登録し、かつ、フリープロック香** 号を読み出すためのフリーブロックキューFIFOメモ リ107と、高速データ転送側の!/Fであり、先入れ 先出し方式の処理によって書き込みブロック番号を登録 し、かつ、読み出しブロック香号を検出するための有効 ブロックキュード ! FOメモリ ! 0.8 とを有している。 【0025】図2は競合副御回路105の詳細な構成を 示すプロック図である。図2の競台副御回路105は、 DMAコントローラ102、103からのアドレス(A drs)がそれぞれデータ端子(D)に入力され。か

つ. クロック端子(CK)にアクセスタイミング信号 が、そのまま又はインバータを通じて反転して入力され るフリップフロップ (F/F) 回路201, 202と、 F/F回路201, 202の出力端子(Q)の出力を比 較したウェイト信号をDMAコントローラ102に送出 する比較器203とを有している。

【10026】次に、この第1実施形態の動作について説 明する。まず、全体動作を簡単に説明する。ことではD MAコントローラ102を低速データ転送用とし、か ップ単体のメモリ容量を大きく出来るようになり、結果 19 つ、DMAコントローラ103を高速データ転送用とし て説明する。さらに、DMAコントローラ102は書き 込み(送信側)専用とし、また、DMAコントローラ1 () 3 が読み込み(受信側)専用として説明する。なお、 この送信側、受信側が反対でも以下と同様に動作する。 【0027】アクセスタイミング生成回路101は、デ ューティ此が50対50のクロック信号がハイ(H)レ ベルの場合には、DMAコントローラ102がアクセス 権を有し、また。ロー(L)レベルの場合は、DMAコ ントローラ103にアクセス権を有している。1クロッ 26 ク信号(1パルス)のハイレベル及びローレベルの時間 はアクセスが可能な最小値に設定する。

> 【0028】DMAコントローラ102はアクセスタイ ミング生成回路 1() 1からハイレベルのアクセスタイミ ング信号が出力される場合にアクセスし、また、DMA コントローラ103はアクセスタイミング生成回路10 1からローレベルのアクセスタイミング信号が出力され る場合に、そのアクセスを行う。競合制御回路105 は、図2に示すようにF/F回路201,202に入力 されるDMAコントローラ102, 103からのアドレ 30 ス有効信号と、どちらのメモリバンク104,106に 対するアクセスを行うか否かを示すアドレスピットに基 づいて、それぞれのDMAコントローラ102、103 がメモリバンク104、106をアクセスする場合に、 アクセス可能が否かを比較器203で比較して判定す る.

> 【0029】すなわち、インタリーブでアクセス可能 か、又は、同一のメモリバンク104、106にアクセ スして、そのアドレス信号が衝突し、 インタリープによ るアクセスが不可能か否かを判定する。ここで、インタ - リーブによるアクセスが不可能な場合は、比較器203 からDMAコントローラ102へウェイト(Wait) 信号を送出する。このウェイト信号によってDMAコン トローラ102がDMA転送を一時的に中断する。 【0030】メモリバンク104,106は、それぞれ ブロックが奇数。偶数のブロック香号(0,2…n-2、1、3…n-1)に区分されているため、このプロ ック番号を順番に使用するとアクセスが一方に偏らなく なる。仮に、アクセスを行うメモリバンク(104, 1 ()6の一方、以下、括弧内の数字は、その一方を示す) 59 がDMAコントローラ102, 103の両方で行われた

際にも、最大1プロック分のアクセス分だけ時間経過す ればインタリープしてDMAコントローラ102、10 3の両方からのアクセスが可能になる。

【0031】フリーブロックキューFIFOメモリ10 7及び有効プロックキューF!FOメモリ108は、初 朝状態として、メモリバンク104、106への書き込 み処理時に、このアクセスが一方に集中しないで交互に アクセスを行うように順番に空きプロック番号を格納す るとともに、書き込み側のDMAコントローラ102か ック番号を格割する。

【0032】との空きブロック番号を書き込み側のDM Aコントローラ102が読み出して、そのブロック番号 にDMA転送し、この後に、このブロック番号を有効に 設定し、有効ブロックキューF!FOメモリ108に格 納する。他方のDMAコントローラ103は、有効ブロ ックキューFIFOメモリ108から有効データが格納 されているブロック番号を、その読み出しによって認識 できるため、このブロック番号のデータをDMA転送で 読み出す。メモリバンク104、106の全てのデータ 26 を読み出し、この完了後に処理済としてフリーブロック キュード ! FOメモリ107に、このブロック番号を再 格削する。

【0033】さらに、この動作を詳細に説明する。図3 は動作の処理タイミングを示すタイミングチャートであ る。ここで、メモリバンク104、106のシングルボ ートメモリでのアクセスタイムが、例えば、20ms必 要とする場合。アクセスタイミング生成回路101は、 そのクロック信号の周波数が25 MHZであり、デューテ ィ比が50対50となる。

【①①34】このクロック信号が供給されるDMAコン トローラ102は、アクセス信号がハイレベルの場合。 に、シングルポートメモリ(メモリバンク104、10 6) に対してアクセスを行う。そして、このシングルボ ートメモリが要求するアドレスセットアップタイム/ア ドレスホールドタイムを満足するようにアクセス信号が ハイレベルになる前、例えば、アドレスセットアップタ イムが5mgの場合は、5mg前にアドレスを有効にす る。このアクセスの完了後もアドレスを保持する。例え は、アドレスホールドタイムが3mgの場合は、3mg 以上を保持する。

【0035】とのように、アクセスタイム20nsのシ ングルポートメモリ (メモリバンク104, 106) を 使用し、統合制御回路105がDMAコントローラ10 2、103によって同一のメモリバンク (104、10 6) をアクセスするか否かを検出する場合、図3に示す ようにアクセスのタイミングが切り替わる。この切り替 わりの時点でDMAコントローラ102、103の出力 のアドレスピットをそれぞれラッチして比較する。例え

が64ワードの場合は、アドレスピット6をそれぞれラ ッチして比較する。

【0036】なお、この64ワードのアドレスピット は、DMAコントローラ102、103のアドレス有効 信号及び、それぞれアクセスしようとしているブロック 香号の奇数/偶数を判定できるように、その割り付けを 行う。例えば、ブロック番号(0,2…n-2、1,3 --n-1)の容量が64ワードの場合。アドレス()()() 000月-00003 f Hをブロック番号のに割り付け **ら空きブロック番号を読み出して、書き込み可能なブロー10~る。また、アドレス000040H-00007fHを** プロック香号1に割り付ける。

> 【0037】競合制御回路105での比較が同一の場合 は、比較的影響が少ないDMAコントローラ102のD MA転送を一時的に停止する。また、DMAコントロー ラ102、103のアクセスが一方のメモリバンク10 4、106に偏らないようにするため、フリーブロック キューFiFOメモリ1:)?がフリーブロック番号を保 持する。この保持は、フリーブロックキューFIFOメ モリ107が、初期状態で番号0から順番に保持し、書 き込むデータを有している場合には、そのフリーブロッ ク番号を読み取って、書き込むべきブロック香号をDM Aコントローラ102へ通知する。DMAコントローラ 103が読み出しを完了した後に、そのブロック番号を 元に戻している。

【0038】同様に、有効ブロックキューFIFOメモ リ108は、各時点での使用中のメモリバンク104、 106のブロック香号を順に格納する。すなわち、DM Aコントローラ102からメモリバンク104、106 のブロック番号を格納し、また、DMAコントローラ1 30 () 3 は、この読み出しによって DMA 転送すべきプロッ ク番号を認識する。この二つのフリーブロックキューF iFOメモリ107及びブロックキューF!FOメモリ 108は、それぞれブロック番号における処理を開始す る直前又は直後にのみ処理され、これ以外では、アクセ スされずに格納したデータを順に保持するのみである。 なお、特にアクセスタイミングと同期を確立する必要は Žζζ.

【0039】次に、図3の動作の処理タイミングに基づ いて説明する。図3中の1クロック信号Ta, Tbは、 - 例えば、20mgであり、周波数が25MHZかつ、デュ ーティ比50対50のクロック信号である。このクロッ ク信号がハイレベルの間隔では、DMAコントローラ1 02はメモリバンク104、106に対してアクセスを 行う。また、クロック信号がローレベルの場合に、DM Aコントローラ103がメモリバンク104、106に 対してアクセスを行う。このアクセスタイミングは、そ れぞれのアクセス有効信号がアクティブであることを示 している。

【0040】メモリバンク104、106は、アクセス は、プロック番号(0, 2…n-2.l, 3…n-l) 50 タイミング前にアドレスパスが有効であることを必要と

し、アドレスセットアップタイムが満足する値を確保す る必要がある。このため、Tc=5ns以上の時間を確 保し、アドレスバスが実際のアクセス以前から有効にな るようにする。同様にアドレスホールドタイムを満足す る必要があるため、Td=3ns以上の時間でアドレス を有効にする。

【0041】Cの結果、DMAコントローラ102か ち、メモリバンク(104、106)をアクセスした後 の待機中に、DMAコントローラ103から他のメモリ パンク104、106をインタリープでアクセス可能に 10

【0042】図4は第2実施形態の構成を示すプロック 図である。図4の第2真龍形態は、m回線の低速データ 転送側を1回線の高速データ転送側に多重化するもので あり、ここでは低速データ転送用のn個のDMAコント ローラで構成されるDMAコントローラ102aと、調 停回路109とを有している。他の構成は図1の第1裏 施形態と同様である。

【0043】次に、この第2裏施形態の動作について説 明する。DMAコントローラ102aは、データ転送の 20 要求時に、このDMA転送を調停回路109に送出し、 ことでの調停結果を、それぞれのDMAコントローラ1 ①2a, 103に返送する。転送権を得たDMAコント ローラ102a中の一つがDMAコントローラ103に インタリーブしてメモリバンク104、106に対して アクセスを行う。

【①044】なお、この実施形態ではDMAコントロー ラ102aは書き込み(送信側)専用、また、DMAコ ントローラ103を読み出し(受信側)専用としている が、この送信側、受信側を反対に構成した場合は、DM 30 Aコントローラ103をn個のDMAコントローラで構 成すれば良い.

[0045]

【発明の効果】以上の説明から明らかなように、請求項 1. 2, 4~6記載の発明のバッファメモリ装置によれ は、メモリアクセスタイミングにおいて、無駄な処理時 間が発生しなくなり、アクセス待ち時間が最小になるた め、高速動作が可能になる。また、シングルボートメモ りを使用しているためデュアルポートメモリを使用する 場合に比較して、チップ単体のメモリ容置を大きく出来 40 201,202 F/F回路 るようになり、価格が低減する。さらに調停したバスマ スタ以外のバスマスタとメモリ間のデータバスを遮断す

るためのゲート回路を制御する必要が無くなり、その復 維な副御が不要になる。

19

【①046】請求項3記載の発明によれば、m個のDM Aコントローラで構成されるDMAコントローラからの DMA転送を調停している。この結果、n個の低速デー タ転送側(又は高速データ転送側)を一つの高速データー 転送側(又は低速データ転送側)の回線に多重化できる ようになる。


【図面の簡単な説明】

- 【図1】本発明のバッファメモリ装置の実施形態での構 成を示すプロック図である。
 - 【図2】図1中の競合制御回路の詳細な機成を示すプロ ック図である。
 - 【図3】実施形態における動作のタイミングチャートで ある。
 - 【図4】第2実施形態の構成を示すプロック図である。
 - 【図5】従来例にあって複数のDMAコントローラから のアクセス時間を時分割する際の構成を示すプロック図 である。
- 【図6】図5に示す処理状態におけるアクセスタイミン グ図である。
 - 【図?】従来側にあってデュアルポートメモリ使用時の 構成を示すプロック図である。
 - 【図8】図7に示す処理状態におけるアクセスタイミン グ図である。
 - 【図9】従来例にあってゲート回路を用いた際の構成を 示すプロック図である。
 - 【図10】図9に示す処理状態におけるアクセスタイミ ング図である。

【符号の説明】

- 101 アクセスタイミング生成回路
- 102, 102a DMAコントローラ (DMAC (A)]
- 103 DMAコントローラ【DMAC(B)】
- 104, 106 メモリバンク
- 105 競合副御回路
- 107 フリーブロックキュード!FOメモリ
- 108 有効ブロックキューFIFOメモリ
- 109 調停回路
- - 203 比較器


[図1]




アクセス低号は金てLでアクティブ

(8) 特別平10-307787


[図2]



[23]



各アクセス信号は全てしでアクティブ




アクセス信辱は全てしてアクティブ


特関平10-307787

(9)

[図4]



(10)特闘平10-307787 [図5] 2 プロックロ ブロック1 Adra EN シングル ボート メモリ Adrs WR RĐ DMA コントローヴ [DMAC (B)] コントローラ [DMAC(A1)] プロックュー1 D アクセスタイミング 生成回路 フリーブロックキュ 有効プロックキュ [27] プロック0 Adre EN Adrs EN Adra Adra B WR WR WR A RD RD B RO



- 特闘平10-307787

(11)

